A indústria de semicondutores deve grande parte de seu sucesso à capacidade de continuamente diminuir o tamanho dos transistores que compõe os circuitos integrados (CI). Esta diminuição permite um incremento do número de transistores integrados em um único CIs. Possibilita ainda redução da potência consumida, a fabricação de memórias com maior capacidade de armazenamento e a integração de novas funcionalidades ao CI. A constante miniaturização dos transistores MOS tornou impraticável a utilização de tecnologias MOS tradicionais, fabricadas em substratos de Si monocristalino, devido à ocorrência de efeitos de canal curto. De modo indesejável, tais efeitos afastam o transistor MOS de suas características elétricas ideais, promovendo o aumento da corrente de desligamento, redução da tensão de limiar e inclinação de sublimiar, entre outros problemas. Como forma para minimizar os efeitos de canal curto, transistores MOS tridimensionais com múltiplas portas, como os FinFETs, passaram a ser utilizados, uma vez que melhoram sensivelmente o controle eletrostático das cargas na região de canal. Desenvolvidos recentemente, os transistores MOS de nanofios ou nanofolhas de Si tem apresentado resultados promissores para a evolução dos FinFETs. Estas estruturas possuem seção transversal de poucos nanômetros (em geral 10 a 20 nanômetros), possibilitando excelente controle eletrostático em transistores MOS com comprimentos de canal inferiores a 14 nanômetros. Estas estruturas avançadas têm sido implementadas com sucesso em substratos do tipo silício sobre isolante (SOI - Silicon-On-Insulator).Dentre as aplicações com potencial para utilização de tecnologia CMOS com nós tecnológicos de maior complexidade está a Computação Quântica. A célula fundamental dos computadores quânticos, os Qubits, apenas são operacionais em temperaturas extremamente criogênicas, na faixa de milésimos de Kelvin. Além disso, os Qubits necessitam de integração com sistemas de controle e correção de erro, que são implementados em tecnologia CMOS. Para que esta integração ocorra, diversos trabalhos têm demonstrado que o uso dos circuitos construídos em tecnologia CMOS operando a temperaturas entre 77 K até 4 K, ao invés de em temperatura ambiente, oferece menor incidência de ruído e, consequentemente, menor necessidade de correção de erro.A operação de transistores MOS em temperaturas altamente criogênicas apresenta algumas melhoras nas características elétricas dos dispositivos, como redução da inclinação de sublimiar, maior mobilidade dos portadores e maior corrente elétrica. Entretanto, a passagem de corrente elétrica provoca Efeito Joule, aumentando a temperatura do transistor, se contrapondo às melhorias mencionadas. Esse efeito é conhecido como auto-aquecimento e é especialmente problemático para transistores maior que a do Si. O conhecimento das propriedades térmicas de transistores MOS de nanofios e nanofolhas de Si em função da temperatura do ambiente, em especial da sua capacidade de operarem em temperaturas criogênicas, é de fundamental importância para a sua adoção em circuitos como os utilizados em computação quântica.Este projeto de pesquisa objetiva avaliar, utilizando simulações numéricas tridimensionais e medidas experimentais, as propriedades elétricas de transistores SOI MOS de nanofios e nanofolhas de Si do estado da arte operando desde temperatura ambiente até a faixa criogênica, adequada para os circuitos de interface com os Qubits. Esta exposição permitirá a obtenção de dados relevantes para I) a evolução desses transistores para operação em temperaturas criogênicas; II) desenvolvimento de modelos compactos para a simulação de circuitos eletrônicos em tecnologia CMOS utilizando estas estruturas do estado da arte, III) adaptação dos modelos de simulação numéricas para comportar a realização de simulações em temperaturas criogênicas, permitindo a observação de variáveis internas relevantes.